Plantegen un mètode per duplicar la velocitat de processament del hardware en dispositius ja existents
Nou mètode per duplicar la velocitat de processament de hardware.
Un professor d’UC Riverside ha presentat un canvi de paradigma en l’arquitectura informàtica per duplicar la potència de processament del hardware en dispositius ja existents. Hung-Wei Tseng explica que els dispositius informàtics actuals tenen cada vegada més unitats de processament de gràfics (GPU), acceleradors de hardware per a intel·ligència artificial (IA) i aprenentatge automàtic (ML), o unitats de processament de senyals digitals com components essencials. Aquests components processen la informació per separat, movent la informació d’una unitat de processament a la següent, la qual cosa de fet crea un coll de botella.
Al seu article, Tseng i l’estudiant graduat en ciències de la computació de l’UCR Kuan-Chieh Hsu, presenten el que criden SHMT (Simultaneous and Heterogeneous Multithreading). Descriuen el seu desenvolupament d’un marc SHMT proposat en una plataforma de sistema integrat que utilitza simultàniament un processador ARM multinucli, una GPU NVIDIA i un accelerador de hardware d’unitat de processament tensor. El sistema va aconseguir una acceleració d’1,96 vegades i una reducció del 51% en el consum d’energia. "No és necessari agregar nous processadors perquè ja els tens", va dir Tseng en un comunicat.
L’ús simultani de components de processament existents podria reduir els costos de hardware informàtic i alhora reduir les emissions de carboni de l’energia produïda per mantenir els servidors en funcionament en centres de processament de dades de la mida d’un magatzem. També podria reduir la necessitat de l’escassa aigua dolça utilitzada per mantenir frescos els servidors.
L’article de Tseng, tanmateix, adverteix que es necessita més investigació per respondre diverses preguntes sobre la implementació del sistema, el suport de hardware, l’optimització del codi i quin tipus d’aplicacions es beneficiaran més, entre altres qüestions. L’article va ser presentat en el 56è Simposi Internacional Anual IEEE/ACM sobre Microarquitectura celebrat l’octubre a Toronto, Canadà. L’article va obtenir el reconeixement dels parells professionals de Tseng a l’Institut d’Enginyers Elèctrics i Electrònics, o IEEE, que ho van seleccionar com un dels 12 articles inclosos en l’edició del grup "Top Picks from the Computer Architecture Conferences" que es publicarà el pròxim estiu.
